半导体行业专题报告：存算一体：继CPU、GPU架构之后的算力架构“第三极”

　　存算一体：解决冯·诺依曼计算架构瓶颈。
　　算力需求的指数级增长驱动大算力与大模型计算的瓶颈（带宽低、时延长、功耗高）亟待解决。在深度学习中，数据移动大量且频繁地存在于计算单元与存储单元之间，由于数据在 CPU或GPU 中频繁高速传递，整个过程的无用能耗大概在60%-90%；同时由于外部 DRAM 的运行速度远远小于 CPU 或 GPU的运算速度，冯·诺依曼架构也受到传输带宽瓶颈的限制（常称：存储墙瓶颈），因此系统的运算效率大打折扣。计算架构演进道阻且长，存算一体呼之欲出。
　　存算一体：继CPU、GPU 架构之后的算力架构“第三极”。
　　提升算力的传统思路（ASIC/CPU/GPU/NPU）有待完善，存算一体的优势包括：1）具有更大算力（1000TOPS 以上）；2）具有更高能效（超过10-100TOPS/W），超越传统ASIC 算力芯片；3）降本增效（可超过一个数量级）。
　　存算一体：在云、边、端大有可为。
　　端侧单设备算力需求约为0.1~64 TOPS；端侧设备对运行时间、功耗、便携性等有较高要求。边侧单设备算力需求约为64~256 TOPS；边侧设备对时延、功耗、成本以及通用性等有较高要求。云侧大算力、高带宽、低功耗需求催涨AI 芯片，存内计算或将成为智算中心下一代关键AI 芯片技术。
　　存算一体技术三大驱动因素：
　　新型存储器的发展+来自应用侧的需求+产业侧的配合存算一体技术三大应用方向：
　　AI 和大数据计算、感存算一体、类脑计算
　　存算一体公司竞争格局：
　　国外存算一体产业比国内起步早3-5 年左右。
　　存算一体芯片市场规模：
　　基于存算一体技术的小算力芯片2025 年约125 亿人民币远期市场空间。2030 年，基于存算一体技术的中小算力芯片市场规模约为1069 亿人民币，基于存算一体技术的大算力芯片市场规模约为67 亿人民币，总市场规模约为1136 亿人民币。
　　建议关注：
　　恒烁股份，知存科技（非上市）
　　风险提示：
　　1） 半导体下游需求不及预期；
　　2） 技术发展不及预期；
　　3） 行业竞争加剧。
【免责声明】本文仅代表第三方观点，不代表和讯网立场。投资者据此操作，风险请自担。